"英文标题：Integrated Circuit Physical Verification Parameter Experiment Dataset
数据集概述
记录集成电路设计物理验证环节的核心实验测定参数，覆盖布局规则检查、时序验证、功耗分析、信号完整性检测等关键验证流程的量化指标。数据按验证环节与工艺节点组织，涵盖当前主流工艺规格，支持跨环节验证结果的关联分析与验证方法优化。参数测定遵循半导体行业标准实验规范，颗粒度精确至单验证项、单工艺节点层级，字段定义符合集成电路设计领域的通用术语体系，可直接用于验证工具校准与流程优化。该数据集是确保集成电路设计物理实现合规性与性能稳定性的基础资源，物理验证参数的精准度直接影响芯片的良率、功耗与时序表现，掌握验证参数特征对于设计团队优化物理实现流程、半导体工具厂商改进验证算法、工艺制造方制定设计规则均具有关键支撑作用。
字段详情
数据集包含以下核心字段：
verification_step：验证环节，标识物理验证的具体流程，如布局规则检查（DRC）、时序验证（STA）、功耗分析（PA）process_node：工艺节点，单位纳米（nm），指集成电路制造的最小特征尺寸规格check_item：检查项，标识验证流程中的具体检测内容，如最小线宽、最大电容密度measured_value：测定值，单位根据检查项类型确定（如纳米、皮法/平方微米、纳秒），指实验测定的验证参数实际值spec_limit：规格限值，与测定值单位一致，指工艺或设计规则要求的参数上下限deviation_rate：偏差率，单位百分比（%），指测定值与规格限值的偏离程度
适用场景
- 集成电路设计团队优化物理实现流程，降低验证迭代次数与设计周期
- 半导体工具厂商校准物理验证算法，提升验证工具的检测精度与效率
- 工艺制造方制定新一代工艺节点的设计规则，确保设计与制造的兼容性
- 学术研究机构开展物理验证方法创新，验证新算法的有效性与适用性
- 芯片质量检测机构评估设计合规性，保障芯片的制造良率与性能可靠性"
